משרות מהנדס וריפיקציה

B.Sc/M.Sc הנדסת חשמל/ מחשבים לפחות 3 ש"נ בתכנון ופיתוח ולידציה לציפים. נדרשת הבנה מעמיקה בארכיטקטורת מעבדים. ניסיון בעבודה עם פרוטוקולי DDR ו-PCIE של 3-10 שנים- חובה!! מנוסה בתכנות בשפת C# ו\או C++.

תואר ראשון או שני במדעי המחשב או הנדסת חשמל 3 שנות ניסיון ומעלה באימות (ולידציה) חומרה ו/או תוכנה רקע מעמיק במיקרו-ארכיטקטורת מעבדים מתקדמים או ארכיטקטורת מערכות מחשב ניסיון במתודולוגיות אימות, יצור טסטים אוטומטי, ובדיקות (test generators and checkers) דחיפה לשיפור מתמיד באיכות האימות תקשורת בין אישית מעולה ונכונות לעבוד בסביבה תחרותית ניסיון ב- microcode או אימות CPU - יתרון הכרת שפות התכנות: VERA ו- SPECMAN- יתרון

BSc in Computer science/ Computer engineering /Electrical engineering from known University- Must At least 3 years experience with Specman / SystemVerilog based verification-Must. In depth understanding of overall verification methodologies-Must. Background in Networking IPs and SOC architecture-Must. Understanding of verification and design practices-Must. Experience with RISC processors Advantage. Experience with C coding -Advantage. Verilog -Advantage

- Proven experience (1-3 years) in functional verification of ASIC or FPGA - Experience in at least one of: e, Vera, SystemVerilog is a must - Experience in at least one of: eRM, RVM, VMM, OVM, UVM - Experience in implementing verification environments from scratch - Good understanding of the OOP (object oriented programming) paradigm is a major advantage - Fast Learner - Strong problem solving capabilities - Team player

BA in Electronic Engineering, MSc. an advantage Knowledge in verification methodologies, tools (simulators and relative APIs, coverage tools, accelerators, formal, etc.), and techniques. Knowledge of Verilog or VHDL, System verilog Experience in C and Perl programming Experience in building of verification environment from scratch, with the emphasis on verification methodology experience and knowledge of System verilog methodology is advantage Good knowledge of Unix environment and script

פרופיל א: חובה: - תואר רלבנטי בהנדסת אלקטרוניקה / חשמל / תוכנה - 1-5 ש"נ בווריפיקציה עם E/ System Verilog - שליטה טובה מאד באנגלית יתרון o ניסיון בעבודה במתודולוגיות מתקדמות: OVM / eRM o נסיון בוריפיקציה של Block Chip Level o הכרות עם פרוטוקול AMBA o ניסיון ב Verilog, VHDL o הכרות עם מתודולוגיות OVM, UVM, VMM
פרופיל ב: חובה: תואר רלבנטי בהנדסת אלקטרוניקה / חשמל בהצטיינות (נא לצרף גליון ציונים) ניסיון בתפקידי תמיכה יתרון: o ניסיון בעבודה בסביבה גלובאלית יכולות תקשורת גבו

B.Sc in electronics / computer engineering / computer science 2 - 5 years of proven verification experience in SystemVerilog\specman Communication systems knowledge - advantage Creativity and Service provider abilities Fast learning of areas and issues Ability to work dynamically and on several tasks

BSc in EE or Computer Science or equivalent- mandatory. As least 4 years experience in testing network protocol based products - mandatory. Willingness to travel - mandatory. Good knowledge in at least one of - WiFi, WiMax, Ethernet, Cellular Protocols Familiar with 3GPP Standards. Experience with QA methodology (STD, STP) Good knowledge in TCP/IP and IP based protocols (DHCP, QOS, HTTP, ARP etc) Basic networking experience
Advantages: Experience with mobile 3GPP standards GSM, GPRS,

At least 2 years in VLSI verification
Deep experience with System-Verilog
BSc in SW Engineering or Computer Science or Electronics
Out of the box thinker Good team work skills Technically motivated

B.Sc. in Electrical Engineering/ Computer Engineering. 4+ years of experience in ASIC Verification. RTL debugging, GLS simulations. Through understanding of System on a chip architecture. Knowledge in random based verification (Specman/ System Verilog). Perl programming an advantage.

2+ years of experience in verification
B.Sc. in EE or computer science (from known university only)
System-Verilog knowledge and experience

B.Sc in Electrical Engineering / Computer Engineering
Proven experience in automated verification tools (Specman) advantage : Experience in Software development using C/C++

- בוגר תואר EE BSc ממוסד אקדמי מוכר (לא מכללות) - 2-4 שנות ניסיון ב- Design Verification בסביבת Specman - הבנה בחומרה ושפת Verilog - יכולת טובה לעבוד בצוות - בעל מוטיבציה גבוהה

o תואר ראשון בהנדסת אלקטרוניקה, הנדסת מחשבים או מדעי המחשב מאוניברסיטה מוכרת
o ניסיון של 3-10 שנים בוריפיקציה של רכיבי ASIC.
o יכולת להבין ולנתח מפרטי דרישות ארכיטקטורה ותכנון חומרה.
o ניסיון ב- debug של חומרה מבוססת Verilog. ניסיון בכלי וראיפיקציה רנדומאליים אוטומטיים ( eRM,Specman, System Verilog) - יתרון.
o הכרות של פרוטוקולי תקשורת - יתרון.

The candidate should have Bachelor degree in Software, Computers, or Electrical Engineering. He/She also needs to have good oral and written communication skills and be a good team player. Relevant working experience in the following one or more fields are advantage: Signal Integrity testing/validation Post silicon validation Silicon debug expertise, specifically embedded processors lab debug Embedded FW or SW development using C or Assembly Pre silicon validation experience

B.Sc in Computer Science / Computer Engineering / Electrical Engineering - Mandatory Experience in functional verification of RTL Knowledge in Verilog / VHDL, Specman / Vera / etc. Experience and familiarity with modern verification methods, issues, and solutions. Knowledge of some of the following: Object Oriented Programming concepts, C++ Assertion languages (PSL, OVA or similar) Scripting languages like Perl Constrained based random test generation

Personal - - Versatility

At least 5 years in VLSI verification Deep experience with System-Verilog BSc in SW Engineering or Computer Science or Electronics Experience as team leader

סטודנטים מצטיינים להנדסת חשמל ואלקטרוניקה ממוסד מוכר עם ממוצע ציונים מעל 82